PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-348868

(43)Date of publication of application : 15.12.2000

(51)Int.Cl.

H05B 33/22 C09K 11/06 H05B 33/14 H05B 33/26

(21)Application number : 2000-097672

(71)Applicant : DAINIPPON PRINTING CO LTD

(22)Date of filing:

31.03.2000

(72)Inventor: AOKI DAIGO

ARAI KOJI

(30)Priority

Priority number: 11094752

Priority date: 01.04.1999

Priority country: JP

(54) EL ELEMENT AND ITS LUMINESCENT DISPLAY PATTERN RECORDING /ERASING/DISPLAYING **METHOD**

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain an EL element capable of reloading a luminescent pattern, driving a simple matrix, and realizing a low cost, high brightness, and long life by installing a conductive memory layer between an EL layer and either one electrode of facing electrodes, and using the conductive memory layer capable of forming a pattern by the difference between conductivities.

SOLUTION: Conductivity is varied by exposure, temperature change, and applied voltage. Conductivity can be varied in the direction increasing conductivity or in the direction decreasing conductivity, and use of a conductive memory having remaining conductivity even after exposure or heating is finished, i.e., having conductive memory effect is preferable. A conductive memory layer can actually be constituted by combining a charge transport material, a charge accepting material and others. A charge generating material, binder resin, antioxidant, and photo-deterioration inhibitor or sensitizing coloring matter may furthermore be mixed to the conductive memory layer.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2000-348868

(P2000-348868A) (43)公開日 平成12年12月15日(2000.12.15)


		
(51) Int. Cl. ' H05B 33/22	識別記号	F I デーマコート (参考 H05B 33/22 2
C09K 11/06 H05B 33/14 33/26	680	C09K 11/06 680 H05B 33/14 A 33/26 Z
		審査請求 未請求 請求項の数24 OL (全17頁)
(21)出願番号	特願2000-97672(P2000-97672)	(71)出願人 000002897
(22)出願日	平成12年3月31日(2000.3.31)	大日本印刷株式会社 東京都新宿区市谷加賀町一丁目1番1号 (72)発明者 青 木 大 吾
(31)優先権主張番号 (32)優先日	特願平11-94752 平成11年4月1日(1999.4.1)	東京都新宿区市谷加賀町一丁目1番1号 大日本印刷株式会社内
(33)優先権主張国	日本(JP)	(72)発明者 新 井 浩 次 東京都新宿区市谷加賀町一丁目1番1号 大日本印刷株式会社内
		(74)代理人 100064285 弁理士 佐藤 一雄 (外3名)
	_	

(54) 【発明の名称】EL素子およびその発光表示パターンの記録/消去/表示方法

(57)【要約】

【課題】 文字あるいは画像パターンの発光表示を行う EL素子において、該発光パターンの書き換えが可能で あって、かつ、高度な微細加工技術や、複雑な駆動回路 を必要としないEL素子を提供する。

【解決手段】 対向する電極と、前記対向する電極の間にEL層とを有してなる、EL素子であって、前記EL層と前記少なくともいずれか一方の電極との間に、導電性メモリー層を有してなり、前記導電性メモリー層が、導電性の違いによるパターンを形成し得るものである。



【特許請求の範囲】

【請求項1】対向する電極と、前記対向する電極の間に EL層とを有してなる、EL素子であって、

1

前記EL層と前記少なくともいずれか一方の電極との間 に、導電性メモリー層を有してなり、

前記導電性メモリー層が、導電性の違いによるパターン を形成し得るものであることを特徴とする、EL素子。

【請求項2】前記導電性メモリー層が、露光によって導 **電性が変化するものである、請求項1に記載のEL素**

【請求項3】前記導電性メモリー層が、露光終了後にお いても前記変化した導電性が残存するものである、請求 項1または2に記載のEL素子。

【請求項4】前記導電性メモリー層が、別の露光によっ て前記変化した導電性が変化前の状態に戻るものであ る、請求項1~3のいずれか1項に記載のEL素子。

【請求項5】前記導電性メモリー層が、温度変化によっ て導電性が変化するものである、請求項1~4のいずれ か1項に記載のEL素子。

【請求項6】前記導電性メモリー層が、温度変化終了後 20 においても前記変化した導電性が残存するものである、 請求項1~5のいずれか1項に記載のEL素子。

【請求項7】前記導電性メモリー層が、別の温度変化に よって前記変化した導電性が変化前の状態に戻るもので ある、請求項1~6のいずれか1項に記載のEL素子。

【請求項8】前記導電性メモリー層の露光によって変化 した導電性が、加熱することによって、露光前の導電性 に回復する、請求項2または3に記載のEL素子。

【請求項9】前記導電性メモリー層が、電圧印加によっ て導電性が変化するものである、請求項1~8のいずれ 30 か1項に記載のEL素子。

【請求項10】前記導電性メモリー層が、電圧印加した 際のEL素子自身の発光によって導電性が変化するもの である、請求項1~9のいずれか1項に記載のEL素 子。

【請求項11】前記導電性メモリー層が、電圧印加終了 後においても前記変化した導電性が残存するものであ る、請求項1~10のいずれか1項に記載のEL素子。

【請求項12】前記導電性メモリー層が、別の電圧印加 によって前記変化した導電性が変化前の状態に戻るもの である、請求項1~11のいずれか1項に記載のEL素 子。

【請求項13】印加電圧を上昇させた後、印加電圧を下 降させた際の特定電圧の輝度が、印加電圧の上昇時の前 記特定電圧における輝度よりも大きい、請求項1~12 のいずれか1項に記載のEL素子。

【請求項14】前記導電性メモリー層が、電荷受容性物 質を含有するものであり、前記電荷受容性物質が、光照 射によりラジカル状態への構造変化を生じる、または、

すものである、請求項1~13のいずれか1項に記載の EL案子。

【請求項15】前記EL素子の発光スペクトルと前記導 **電性メモリー層の吸収スペクトルが、少なくとも一部重** 複するものである、請求項1~14のいずれか1項に記 載のEL素子。

【請求項16】前記EL素子に全面露光した後の熱刺激 電流測定によるピークが、30℃以上の温度に存在す る、請求項1~15のいずれか1項に記載のEL素子。

10 【請求項17】前記導電性メモリー層が、電荷受容性物 質と電荷輪送性物質を含むものであり、前記電荷輸送性 物質が、ボリビニルカルバゾールである、請求項1~1 6のいずれか1項に記載のEL素子。

【請求項18】前記EL素子の電極の少なくとも一方 が、セグメント状またはドットマトリックス状にパター ン形成されている、請求項1~17のいずれか1項に記 載のEL素子。

【請求項19】請求項1に記載のEL素子の前記導電性 メモリー層に、導電性の違いによるパターンを記録/消 去することによって、前記導電性の違いによるパターン に対応したEL素子の発光表示パターンを記録/消去す ることを特徴とする、発光表示パターンの記録/消去方 法。

【請求項20】前記導電性メモリー層のパターン記録方 法が、パターン露光、レーザー露光おサーマルヘッドに よる加熱およびパターン電圧印加からなる群より選ばれ る方法であり、パターン消去方法が、全面露光、全面加 熱、および全面電圧印加からなる群より選ばれる方法で ある、請求項19に記載の発光表示パターンの記録/消 去方法。

【請求項21】前記パターン記録/消去時に、EL素子 が発光する電圧未満の電圧を前記ELに印加する、請求 項19または20に記載の発光表示パターンの記録/消 去方法。

【請求項22】請求項19~21のいずれか1項に記載 の方法によってEL素子に記録した発光表示パターンを 用いる、発光表示パターンの表示方法。

【請求項23】請求項1に記載のEL素子に、発光開始 電圧以上の書き込み電圧を印加した後、前記書き込み電 40 圧よりも低い維持電圧を印加して発光させる、EL素子 の駆動方法。

【請求項24】請求項1に記載のEL素子を発光させた 後、再度発光させるまでの間に、消去電圧を印加する、 EL素子の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、外部エネルギーに よって、高解像度な発光表示パターンの記録/消去/表 示が可能なEL素子(エレクトロルミネッセンス素子) 光照射によりイオン性-非イオン性間の構造変化を起こ 50 および、その発光表示パターンの記録/消去/表示方法

に関する。

[0002]

【従来の技術】EL案子、例えば、有機EL案子の構造 は、対向する2つの電極の間に、少なくとも有機の蛍光 物質や電荷輸送剤を含む発光層を単層、さらに場合によ っては正孔輸送層、電子輸送層等を多層に積層した構造 を有している。この両電極間に電圧を印加すると、正孔 および電子が、陽極、陰極からそれぞれ発光層に注入 し、これらが再結合することにより、蛍光性物質が励起 され、この励起子が失活する際の蛍光によって、EL素 10 子が発光する。

【0003】有機EL素子は単純な素子構造で発光表示 が可能であり、軽量で、低価格のディスプレイが容易に 作製できることが大きな特徴であり、近年、ディスプレ イへの応用が盛んに研究されている。特に、動画を表示 するディスプレイの開発は盛んである。

【0004】このような有機EL素子を用いたディスプ レイを用いて、文字あるいは画像の発光パターンを表示 するためには、電極あるいはEL素子を表示パターン状 に加工して発光させるか、または電極をマトリックス状 20 に加工して駆動回路を用いて発光表示させる方法が用い られている。前者の場合、表示する文字あるいは画像パ ターンに合せて、電極またはEL素子をパターン化する ため、一つの特定のパターンしか表示することができな い。また後者の場合、逐次異なるパターンを表示できる が、電極や有機EL層のパターニングに伴う高度な微細 加工技術や、複雑な配線、駆動回路を要し、有機EL素 子の単純な素子構造、低コスト等の特徴が損なわれる問 題点があった。

【0005】また、マトリックスディスプレイにおいて 30 は、従来1フレーム毎に発光させているので、常時発光 するものと比較して例えば150本のラインからなるも のについては輝度が1/150となってしまう。そのた め高輝度を得るためには瞬間的に高電圧印加する必要が 生じ、EL素子の寿命が縮まる問題が起きていた。一 方、TFTを用いたディスプレイは、1フレーム毎に発 光させているものではないので、このような素子への負 担はあまり生じないが、TFTを用いるとコストが上昇 するうえ、TFT上に素子を作成すると発光の取り出し 側にTFTが配置されるため、開口率が低下する問題点 40 がある。

[0006]

【発明が解決しようとする課題】本発明の目的は、文字 あるいは画像パターンの発光表示を行うEL素子におい て、該発光パターンの書き換えが可能であり、低コス ト、高輝度、長寿命である単純マトリックス駆動が可能 なEL素子を提供することである。

[0007]

【課題を解決するための手段】本発明者は、EL層と電 極との間に、導電性の違いによるパターンを形成し得る 50 導電性メモリー層を設けることにより、前記課題を解決 できることを見出し本発明を完成させた。

【0008】したがって本発明のEL素子は、対向する 電極と、前記対向する電極の間にEL層とを有してな る、EL素子であって、前記EL層と前記少なくともい ずれか一方の電極との間に、導電性メモリー層を有して なり、前記導電性メモリー層が、導電性の違いによるパ ターンを形成し得るものであることを特徴とするもので ある。

[0009]

【発明の実施の形態】以下に本発明を詳細に説明する。 【0010】EL素子の構造

図1に、本発明のEL素子の一例の素子の断面図を示 す。図中1は、ガラス基材、2はアノード電極、3は導 電性メモリー層、4は有機EL層、2´ はカソード電極 である。

【0011】図1に示す有機EL層4は、単層でもよい が、正孔輸送層、発光層、または、正孔注入層、電子注 入層等を組み合せて、多層構造にしてもよい。また、光 導電性メモリー層3は、カソード電極2′と有機EL層 4との間に設けてもよい。

【0012】導電性メモリー層

導電性メモリー層は、EL素子のいずれかの電極とEL 層との間(アノード電極とEL層との間、または、カソ ード電極とEL層との間)に設けられ、導電性の違いに よるパターンを形成しうるものである。

【0013】この導電性メモリー層は複数層から構成さ れていてもよく、例えば拡散障壁層(メモリー層の元素 の拡散を防止する層)やコンタクト層(電極とメモリー 層との接触をオーミックにする層)等を設けることがで きる。

【0014】(導電性の変化手段)導電性の違いによる パターンは導電性メモリー層の一部の導電性を変化させ ることで記録する。この導電性の変化方法は、特に限定 されないが、例えば、露光、温度変化(加熱など)およ び電圧印加を用いることができる。導電性の変化は、導 電性を高める方向あるいは導電性を低下させる方向のい ずれであることもできるが、好ましくは、露光または加 熱などを終了した後でも変化した導電性が残存するも の、すなわち導電性メモリー効果を有するものとする。 この残存には、そのままの導電性を維持する場合、徐々 に元の導電性に戻る場合、履歴効果(ヒステリシス)を 有する場合などが含まれる。履歴効果としては、例えば EL素子はの印加電圧を上昇させた後、印加電圧を下降 させた際の特定電圧の輝度が、印加電圧の上昇時の特定 電圧における輝度よりも大きくなるものが挙げられる。 【0015】光導電性メモリー層の膜厚は、例えば0. $001\sim1\mu$ mであることができるが、好ましくは0. $0.1\sim0$. 1μ mとする。膜厚が0. 0.1μ mより薄い

と膜形成が困難であり、0.1μmより厚いと電極から

電荷の注入が困難となる。

【0016】

図光により導電性を変化させる場合、好ましくは露光によって導電性能を増大させ、それにより帯電性能を低下させることができる。この導電性を変化させる光の波長がEL層の発光波長と同じ場合、すなわちEL素子の発光スペクトルと前記導電性メモリー層の収スペクトルが、少なくとも一部重複する場合には、導電性メモリー層が、電圧印加した際のEL素子自身の発光によって導電性が変化するものとでき、EL層の発光によって導電性メモリー層が露光されることによって、導電性の変化をさらに強化、維持することができる。一方、この波長とEL層の発光波長とが異なる場合には、導電性メモリー層の導電性がEL層の発光によって影響を受けることを防止することができる。

【0017】このような光により導電性が変化する導電性メモリー層を有するEL素子においては、外部から光源を用いてパターン状に露光することによりパターン状の発光を得ることができる。また、EL層の発光を利用してマトリックスに電圧を印加して駆動させることができる。このように光を部分露光することによって導電性20パターンの記録を行うことができ、また、導電性メモリー層の全面を露光することにより、導電性パターンの消去を行うことができる。

【0018】温度変化により導電性を変化させる場合、 導電性を高めても低めてもよいが、好ましくは加熱によって、導電性能を低下(帯電性能を向上)させることが できる。この場合も導電性メモリー層の全面を露光し て、導電性メモリーの消去を行い、部分加熱によって導 電性パターンの記録を行うことができる。加熱の温度 は、例えば40℃以上(使用する際の環境温度より高い 30 温度)好ましくは60~200℃(EL素子が劣化しない程度の温度まで)とすることができる。

【0019】電圧印加により導電性を変化させるものとしては、電界により電流が流れることによりジュール熱によって結晶状態と非結晶状態間で相変化を起こすことにより導電性が変化するものが挙げられる。

【0020】また、電圧印加による導電性変化にあたっては、好ましくは前述の履歴効果例えば、印加電圧を上昇させた後、印加電圧を下降させた際の特定電圧の輝度が、印加電圧の上昇時の前記特定電圧における輝度よりも大きいものでることができる。この特定電圧は、EL素子が発光可能な印加電圧の範囲であって、電圧下降時と上昇時の輝度の差がつく範囲内から選ぶことができる。

【0021】露光による導電性変化と、温度変化による 導電性変化と電圧印加による導電性変化は、組み合わせ て用いることが好ましい。このような組み合わせには、 例えば、部分露光により導電性パターンを記録し、全面 加熱によって露光前の導電性に戻すことにより消去する こと、あるいは全面露光した後、部分加熱により導電性 50 パターンを記録し、再び全面露光によって加熱前の導電性に戻すことにより消去することが挙げられる。

6

【0022】導電性パターンの記録および/または消去においては、EL素子が発光する電圧未満の電圧を前記 ELに印加すると記録/消去時の駆動または消費電力の 点で好ましく、一定の面積に記録/消去する際に高速で 記録消去ができる点で好ましい。

【0023】(導電性メモリー効果の理論)次に、導電性メモリー層における光メモリー効果の理論面について説明する。電極上に導電性メモリー層を設けた試料を用意し、この試料表面をコロナ帯電(初期帯電電位Vo)した後、露光し、露光後に再度コロナ帯電(再帯電電位Vm)とすると、電荷受容性物質によって初期帯電電位VoよりΔV低い、Vmの帯電電位が得られる。すなわち、光照射により、帯電性が減少(導電性が増大)し、メモリー性の発現が確認できる。このような光メモリー効果を評価する尺度としては、下記式によって求められるΔVをVmで規格化した値(Fm)がある。

【0024】Fm= (Vo-Vm) $/Vo=\Delta V/Vo$ 本発明においては、Fm値が0.1以上、好ましくは、0.2以上のものが好ましい。

【0025】導電性メモリー層に光が照射されると、正孔と電子が発生し、電子(正孔)が、電荷受容性物質に捕獲される。これによって、電圧を印加した際に、電極から正孔(電子)の注入が促進され、導電性メモリー層の導電性が増大し、帯電性能が低下する。また、光照射後も、導電性メモリー層の導電性はメモリーされる。このとき、捕獲されない正孔(電子)は、電圧を印加すると、電界によって、導電性メモリー層を電荷輸送性物質を介して移動し、エレクトロミネッセンス層へ注入されて発光に寄与する。

【0026】導電性メモリー層において、導電性が向上、メモリーされる機構は明らかではないが、電荷受容性物質が、電子(正孔)を捕獲することにより、ラジカル状態へ構造を変化させたり、イオン性ー非イオン性間の構造変化をすること、あるいは、電極近傍において、電子(正孔)を捕獲することにより、電極界面の正孔

(電子)の注入障壁を低下させるか、または、電極界面の電界を局所的に増大させることなどが考えられる。

【0027】また、光照射などの手段により高い導電性がメモリーされた状態で、導電性メモリー層を加熱すると、電荷受容性物質に捕獲された電子(正孔)が掃き出され、導電性メモリー層の導電性は低下し、露光前の状態に回復する。

【0028】導電性メモリー層における電荷受容性物質に電子(正孔)が捕獲された状態で、導電性メモリー層に電圧を印加しながら、加熱すると、電荷受容性物質に捕獲された電子(正孔)が掃き出されることにより、熱刺激電流(TSC)の著しいピークが観測される。電荷受容性物質によるトラップは、エネルギー準位が深いた

め、TSCは常温以上の高い温度にピークを有する。

【0029】(導電性メモリー層を構成する材料) 導電性メモリー層は、導電性メモリー効果を有するものであれば特に限定されないが、具体的には例えば、電荷輸送性物質、電荷受容性物質等を組合わせることにより構成される。導電性メモリー層にはさらに、電荷発生材料、バインダー樹脂、酸化防止剤、光劣化防止剤または光導電性の分光感度をシフトさせるための増感色素等を混合してもよい。また導電性メモリー層は、光導電性、電荷輸送性、電荷受容性の機能を分離して、多層構造にして10もよい。

【0030】〈電荷輸送性物質〉電荷輸送性物質とは正孔または電子を輸送する機能を有する物質であり、この作用を有する物質であれば限定されない。このような電荷輸送性物質としては例えばボリビニルカルバゾールが挙げられる。ボリビニルカルバゾールのビニル基の代わりに、アリル基、アクリロキシアルキル基等のエチレン性不飽和基が含まれたNー置換カルバゾールの重合体であるボリーNーエチレン性不飽和置換カルバゾール類も好ましい。また、ボリーNーアクリルフェノチアジン等のボリーNーエチレン性不飽和基置換フェノチアジン類、ボリビニルピレン等を用いてもよい。

【0031】また、電荷輸送性物質は、例えば、オキサジアゾール系、オキサゾール系、トリアゾール系、チアゾール系、トリフェニルメタン系、スチリル系、ピラゾリン系、ヒドラゾン系、芳香族アミン系、カルバゾール系、ボリビニルカルパゾール系、スチルベン系、エナミン系、アジン系、トリフェニルアミン系、ブタジエン系、多環芳香族化合物系、スチルベン二量体等の物質であってもよい。

【0032】また、 π 共役系高分子として、ボリアセチレン、ボリジアセチレリン、ボリ(P-フェニレン)、ボリ(P-フェニレンスルフィド)、ボリ(P-フェニレンオキシド)、ボリ(1, 6-ヘプタジイン)、ボリ(P-フェニレンピニレン)、ボリ(2, 5 チエニレン)、ボリ(2, 5 -ピロール)、ボリ(m-フェニレンスルフィド)、ボリ(4, 4 -ピフェニレン)等が挙げられる。

【0033】電荷移動高分子錯体として、ボリスチレン・AgC10、ボリビニルナフタレン・TCNE、ボ 40 リビニルナフタレン・P-CA、ボリフェニルナフタレン・DDQ、ボリビニルメシチレン・TCNE、ボリナフアセチレン・TCNE、ボリビニルアンスラセン・Br2、ボリビニルアンセラセン・I2、ボリビヌルアンセラセン・TNB、ボリジメチルアミノスチレン・CA、ボリビニルイミダゾール・CQ、ボリP-フェニレンI2・ボリー1-ビニルピリジン・I2、ボリーP-1-フェニレン・I2、ボリビニルピリジウム・TCNQ等が挙げられる。また、低分子電荷移動錯体としては TCNQ-TTE 50

等が、金属錯体高分子としては、ボリ銅フタロシアニン 等が挙げられる。

【0034】〈電荷受容性物質〉電荷受容性物質とは、 電子または、正孔をトラップする機能を有する物質であれば限定されない。このような物質としては例えば

(1) 光によってラジカル状態への構造変化を生じる物質、(2) 光によって可逆的もしくは、不可逆的に非イオンーイオン性間の構造変化を起こす物質が挙げられる。

【0035】電荷受容性物質のうち、光によってラジカ ル状態への構造変化を生じる(1)の物質には、例えば 以下のイオン性染料塩および非イオン性化合物がある。 【0036】イオン性染料塩としては、ジアリールメタ ン系、トリアリールメタン系、チアゾール系、メチン 系、キサンテン系、オキサジン系、チアジン系、アジン 系、アクリジン系、アゾ系、または、金属錯体塩系の塩 類が挙げられ、具体的には、カルパゾール色素、チアピ リリウム色素、オーラミン、オーラミンO、クリスタル パイオレット、ロイコクリスタルパイオレット、マラカ イトグリーン、ロイコマラカイトグリーン、ピクトリア ブルー、メチルパイオレット、ダイアモンドグリーン、 ブリリアントグリーン、3,3-ジ(N-エチルカルバ ゾイル) フェニルメタン、チオフラピン、アントラフロ キシン、ローダミンB、ローダミン6GCP、ローデュ リンブルー、メチレンブルー、サフトラニンF、アクリ ジンオレンジ、アクリジンレッド、ピスマルクブラウン 等の塩類、また、金属錯塩として、Irgalan B rown Violet DL. Perlonecht

RTS等の塩類が挙げられる。これらのイオン性染料 30 塩における対イオンとしては、BF $_4$ 、ClO $_4$ 、ClO $_3$ 、OSO $_3$ H $^+$ 等が挙げられる。

【0037】また、非イオン性化合物としては、p-ニトロフェニル酢酸、2,6-ジヒドロキシ安息香酸、4-n-プトキシ安息香酸、p-ヒドロキシブトキシ安息香酸,無水シススクロヘキセン-1、2-ジカルボン酸、亜リン酸トリフェニル、2,5-ジフェニルオキサゾール、ペラルゴン酸、アリザリン等が挙げられる。

【0038】電荷受容性物質のうち、光によって可逆的もしくは、不可逆的に非イオンーイオン性間の構造変化を起こす(2)の物質としては、ジアゾ化合物、ロイコ色素、スピロピラン化合物またはそれらの誘導体が挙げられる。

【0039】ジアゾ化合物として、p-フェニレンジアミン類、アミノハイドロキノンエーテル類、アミノジフェニル類、複素環アミン類、o-フェニレンジアミン類、o-アミノフェノール類が挙げられる。

ロキシジエチルアニリン、4-ジアゾ-2-ヨード-N ーメチル-N-フェニルメチルアニリン、4-ジアゾ-5-クロロ-2-メトキシ-N-エチル-N-ベンジル アニリン、4 - ジアゾ-N-エチル-β-フェニルエチ ルアニリン等が挙げられる。

【0041】このジアゾ化合物のうちアミノハイドロキ ノンエーテル類としては、4-ジアゾ-2、5-ジブト キシN, N'-ジエチルアニリン、4-ジアソ-2, 5 ージブトキシーN, Nージエチルアニリン、4 ージアゾ アゾー2, 5ージエトキシーN, Nージーnープロピル アニリン、4-ジアゾー2,5-ジエトキシ-N-ベン ジリアニリン、4-ジアゾー2,5-ジエトキシーN-エチルーNーベンゾイルアニリン等が挙げられる。

【0042】このジアゾ化合物のうちアミノジフェニル 類としては、p-ジアゾジフェニルアミン、4-ジアゾ - 4 ´ - メトキシジフェニルアミン、4 - ジアゾー 3′, 6′, 4′-トリプロモジフェニルアミン、4-ジアゾー2, 5-ジエトキシフェニルエチルサルファイ ド等が挙げられる。

【0043】このジアゾ化合物のうち複素環アミン類と しては、4-ジアゾーN-フェニルモルフォリン、4-ジアゾーN-フェニル-チオモルフォリン、4-ジアゾ -N-フェニルピペリジン、4-ジアゾ-N-フェニル ピロリジン等が挙げられる。

【0044】このジアゾ化合物のうちローフェニレンジ アミン類としては、2-ジアゾー5ベンゾイルアミノー N, N-ジメチルアニリン、3-ジアゾ-4-N, N-ジメチルアミノジフェニル、2-ジアゾー4-プロモー N, N'-ジメチルアニリン、2-ジアゾ-4-メチル 30 メルカプトーN、N-ジメチルアニリン等が挙げられ

【0045】このジアゾ化合物のうちローアミノフェノ ール類としては、1-ジメチルアミノメチルジフェニル オキサイド、3-ピペリジルメチル-5-メチル-1, 2-ベンゾキノンジアジド類が挙げられる。

【0046】電荷受容性物質のうちの(2)の物質とし ては、さらにロイコ色素として、トリ(N-ジメチルア ミノフェニル)メタン、トリ(N -ジエチルアミノフェ -2, $5-\Im$ エトキシー $N-ペンジルアニリン、<math>4-\Im$ 10 ニル)メタン、p, p', p'' ートリアミノトリフェニ ルメタン、p, p´ーテトラメチルージアミノジフェニ ルメタン、p,p′,p″ートリアミノーoーメチルト リフェニルメタン、p, p', p"-トリアミノトリフ エニルカルピノール等が挙げられる。


> 【0047】これらのロイコ色素はハロゲン化合物と混 合して用いることができ、ハロゲン化合物としては、N ープロモサクシミド、四臭化炭素、2-クロルアントラ キノン、テトラブロモーoークレゾール、Nークロルサ クシミド、1, 2, 3, 4 - テトラブロモブタン、1, 20 2, 3, 5-テトラクロルベンゼン、四塩化炭素、2, 4-ジクロルフェノール、テトラクロルテトラヒドロナ フタレン、ヘキサクロルベンゼン、 p ープロモアセトア ニリド、ヘキサクロルエタン、p-ジクロルベンゼンが 挙げられる。

【0048】電荷受容性物質のうちの(2)の物質とし ては、さらにスピロピラン化合物またはそれらの誘導体 として、例えば以下のものが挙げられる。

[0049]

【化1】

【化2】



[化3]

【化4】

【化5】

$$\mathbb{Q}_{N}^{3}$$
 \mathbb{Z}_{N}

上記構造式において式中の数字は置換記の位置を示し、 その水素置換基として、メチル基、エチル基、プロピル 基、ブチル基、メトキシ基、エトキシ基、ヒドロキシル 基、カルボキシル基あるいはハロゲンなどを有する化合 物が挙げられる。上記のスピロラン化合物には、開環状 40 態(イオン性)で安定なものもあれば、閉環状態(非イ オン性) で安定なものもある。

【0050】電荷受容性物質は、電荷輸送性物質(好ま しくはポリビニルカルパソール) 1ユニットに対して、 電荷受容性物質を好ましくは1×10- °~1molの 範囲で混合するが、より好ましくは、 $1 imes 1 \ 0^ ^{4} \sim 1$ ×10⁻² molの割合で添加する。

【0051】電圧印加により導電性を変化させる導電性 メモリー層に用いられる材料としては、例えば好ましく は少なくとも1種のカルコゲン元素を含みかつ少なくと 50 とができる。

も1種の遷移金属元素を含む材料を挙げることができ る。より好ましくはTe、Se、Ge、Sb、Bi、P b、Sn、As、S、Si、P、Oおよびこれらの混合 物ならびに合金からなる群より選択される元素を含むこ とができる。特に好ましくは遷移金属では、Cr、F e、Niおよびそれらの合金の混合物を含み、カルコゲ ン元素ではTeおよびSeを含む。具体的には(Te。 е a Ge b Sb, о в - (, + b)) с ТМ d Se 100-(c+a) 等、例えば (TessGe22Sb 22),5 Ni5が挙げられる。ここで、下付文字は合 計で100%となる原子パーセンテージであり、TMは 1種またはそれ以上の遷移金属である。これらの材料 は、蒸着またはスパッタなどの方法によって成膜するこ

【0052】熱刺激電流測定

熱刺激電流は、試料に電圧を印加した状態で温度を上げ ることによって、試料内部にトラップされている空間電 荷を掃き出し、これによって誘起された電流を観測する ものである。室温(30℃)より高い温度でピークがみ られるということは、室温(使用温度)において安定な トラップが存在することであり、また、温度が高いほど トラップの準位(1eV以上が好ましい)が深く、安定 的にメモリーされるということとなる。実際のトラップ の深さは昇温速度を変化させた時のピーク温度をブロッ 10 トし、その傾きから活性化エネルギーとして求めるた め、ピーク温度と対応しているわけではないが、室温以 下にピークがあると室温(使用温度)における熱エネル ギーでトラップが逃げてしまうため、メモリー効果を利 用できない。また、ピーク温度が高すぎると消去する際 に高温に加熱しなければならず、EL素子が劣化してし まう。そのためピーク温度は60~150℃程度が好ま しい。

【0053】EL層

EL (エレクトロルミネッセンス) 層は、発光層のみの 単層でもよいが、公知の正孔輸送層、正孔注入層、電子 輸送層、電子輸送層等を組合わせて、多層構造にしても よい。また、発光波長を調整したり、発光効率を向上さ せる等の目的で、これらの各層に適当な材料をドーピン グすることもできる。EL層の各層に用いる材料は、無 機材料でも有機材料でもよく、蒸着、スパッタ等の真空 成膜法で成膜しても、塗布液にして塗布して成膜しても よい。

【0054】電極

電極層は、アノード電極とカソード電極のどちらか一方 30 が透明または半透明であるものを用いる。アノード電極としては、正孔が注入し易いように仕事関数の大きい導電性材料が好ましく、逆にカソード電極としては、電子が注入し易いように仕事関数の小さい導電性材料が好ましい。また、いずれの電極の材料も複数の材料を混合させたものであってもよい。いずれの電極も、抵抗はできるだけ小さいものが好ましく、一般には、金属材料が用いられるが、有機物あるいは無機化合物を用いてもよい。本発明の1つの好適態様においては、EL素子の電極の少なくとも一方がセグメント状またはライン状にパ 40 ターン形成されているものが挙げられる。

【0055】表示パターンの形成、消去、残存、発光表示パターンを光で書き込む場合は、例えばパターン露光、レーザー露光が挙げられる。光で消去する場合にはこれらの露光の他全面露光などが挙げられる。熱で書き込む場合には、例えば全面露光を行った後、パターン状に加熱する方法や、サーマルヘッドによって書き込む方法が挙げられ、熱で消去する場合にはこれらの加熱の他全面加熱が挙げられる。

【0056】電圧印加で書き込む場合は書き込み電圧

(V write)を印加し、電圧印加で消去する場合には消去電圧(V erase)を印加するが、この間好ましくは維持電圧(Vsustain)で発光させることができる。Vsustainは閾値電圧(Vth)よりも高い電圧になるが、Vwriteよりも低い電圧で、Vsustainを印加した状態においては、Vwriteを印加した後の方がメモリー効果により高い輝度で発光することができる。また、VeraseはVsustainより大きくVwriteと同じ極性の電圧でもよく、あるいは逆極性の電圧でもよい。

(0057) また、本発明のEL素子を用いたマトリックスディスプレイの駆動においては、1フレームのスキャン時間以上のメモリー性を有するEL素子の場合、次にスキャンされる前に消去電圧を印加することにより、メモリー導電性を初期化することが好ましい。

【0058】また、これらの組み合わせ例えば、光や熱による書き込み、消去を電圧を印加しながら行ってもよい。表示パターンの発光は典型的にはパターンを書き込みしない状態で発光させる際よりも低い電圧を印加することにより行う。また、書き込み手段と、消去手段は同じ手段であっても良いが、異なる手段を組み合わせる、例えば光で書き込み熱で消去する、光で書き込み電圧印加で消去することができる。

【0059】表示パターンの維持は、EL素子の設計にもよるが、例えば、そのまま放置する方法、低電圧を印加する方法、によりEL層の発光を利用してまたは利用せずに行うことができる。

【0060】パターン発光にあっては、特に限定されるものではないが、例えば書き込み電圧(V write)よりも低い電圧である維持電圧(V sustain)を印加して発光させることができる。

【0061】このようなEL素子を用いてディスプレイを製造した場合は、維持電圧を印加したまま書き込み電圧でマトリックススキャンを行うことによって、スキャンからスキャンの間の時間もマトリックススキャンで書き込んだ通り発光するので、スキャン時のみ発光する通常のディスプレイに比べて、duty比が優れる、つまりディスプレイへの負荷が少なく消費電力が少ないにもかかわらず高輝度で安価かつ長寿命のディスプレイとすることができる。換言すれば、本発明のEL素子を用いると、そのメモリー効果により、単純マトリックス素子を駆動する際にduty比による見かけ上の発光効率の損失を補うことができる。

【0062】<u>EL素子の</u>製法

本発明のEL素子の製法は、例えば以下の手順が挙げられる。ガラス、プラスチック、あるいはフィルムの基材上に形成した電極上に導電性メモリー層を蒸着または塗布により積層する。次に該導電性メモリー層上にEL層を蒸着または塗布により積層する。さらに、EL層上に電極を蒸着または塗布により成膜する。また、電極上に50 EL層を成膜したのち光導電性メモリー層、電極を順次

積層してもよい。また、作製した素子は、オーバーコー ト層を塗布または蒸着により成膜したり、基材を貼りあ わせることによって、封止してもよい。また、封止する 際に乾燥剤を索子内に組み入れてもよい。電極は超音波 洗浄、ブラシ洗浄、UV洗浄等で洗浄したり、プラズマ 処理などによって表面改質や洗浄を行うとよい。EL層 や金属電極を成膜する際は、10-110 r r 以下の真空 度で、0.1~20A/secの蒸着速度で成膜すると よい。また、これらの工程は、極力水分を除去した乾燥 雰囲気下、窒素、アルゴンなど雰囲気下または真空下で 10 行うとよい。

[0063]

【実施例】まず、導電性メモリー層における光メモリー 効果について、参考例、参考比較例に基き説明する。

【0064】(参考例1)充分洗浄した厚さ1.1mm のガラス基板上にEB蒸着により面積抵抗80Ω/cm ²、膜厚500nmのITO膜を成膜し、スクラバー洗 浄機で洗浄した後、クリーンオーブン中、150℃で1 時間乾燥させた。

【0065】次いで、電極上に、下記構造を有するカル 20 バゾール色素を3重量部とポリビニルカルパゾール

((株)アナン製ツビコール210)10重量部(ポリ ビニルカルバゾールのモノマーユニット1モルに対して カルパゾール色素 0. 1モル) とをクロロホルム117

重量部に溶解させ、スピンコーターで塗布した後、クリ ーンオープン中、80℃で30分間乾燥させ、4μmの 膜厚の導電性メモリー層を作製した。

[0066]

[化6]

(参考例2) 参考例1において、カルバゾール色素を 2, 6-ジヒドロキシ安息香酸に代えた以外は、参考例 1と同様にして導電性メモリー層を作製した。

【0067】(参考例3)下記構造を有するビスアゾ顔 料を3重量部、ボリビニルホルマール樹脂1重量部とを 1, 4-ジオキサン98重量部、シクロヘキサノン98 重量部と混合し、混合機により充分に混練し、顔料分散 液とした。この分散液1重量部に、上記の参考例1で作 製した導電性メモリー層塗布液1重量部を混合して塗布 液とした以外は、参考例1と同様にして、導電性メモリ 一層を作製した。

[0068]

【化7】

(参考例4)参考例1において、カルパゾール色素を下 記構造のトリフェニルメタン色素に代えた以外は、参考 例1と同様にして導電性メモリー層を作製した。

[0069]

【化8】

(参考比較例1) 参考例1において、カルバゾール色素 を添加しない以外は参考例1と同様にして、層を形成し た。

【0070】 (参考比較例2) 参考例1において、導電 性メモリー層用の塗布液をボリビニルカルパゾールのモ ノマーユニット1 モルに対して、2,4,7-トリニト ロフルオレノンを1:1のモル比となるようにテトラヒ

同様にして層形成した。

【0071】(参考比較例3)参考例1において、ポリ ビニルカルバゾールに代えてボリエステル樹脂(東洋紡 社製、Vylon200)を使用した以外は参考例1と 同様にして層形成した。

【0072】(参考比較例4)参考例2において、ポリ ビニルカルバゾールに代えてボリエステル樹脂 (東洋紡 社製、Vylon200)を使用した以外は参考例2と 同様にして層形成した。

【0073】 (メモリー性の測定) 得られた各試料を、 暗所で回転式電位計(川口電機社製EPA8100)を 用い、コロトロン (2wire elestrode s) でコロナ電圧を-6kV加えてコロナ帯電させ、3 0秒間同様にコロナ帯電を行ない帯電電位をV0とし た。この試料に、キセノンランプで白色光1000lu xを10秒間照射した後に、再び30秒間同様にコロナ 帯電を行ない帯電電位V1を測定し、これを10回繰り 返したときの値V10を測定した。この10回繰り返し た試料を暗所に10分間放置した後に、再び30秒間帯 ドロフランに溶解させたものとした以外は、参考例1と 50 電を行ない、帯電電位Vmを測定した。

【0074】サンブルの測定面積は、3.14cm ² (2 c m φ 円形) であった。

【0075】結果を下記表1に示す。

[0076] 【表 1 】

	V 0 (V)	V10 (V)	Vm (V)	Fm
参考例 1	176	7 3	74	0.58
参考例 2	8 9	4 4	4 5	0.49
参考例3	6 6	12	13	0.83
参考例 4	161	4 5	4 5	0.72
参考比較例1	150	150	151	~0
参考比較例2	198	200	198	~0
参考比較例3	352	350	3 4 8	~0
参考比較例4	303	298	303	~0

このように、参考例1~4で得られた試料は、帯電能が 低下し、メモリー性を有するものであったことがわか る。

【0077】 (熱刺激電流の測定) 参考例1と参考比較 例2の導電性メモリー層上に膜厚30nm、表面抵抗1 k Ω/□、0.16 c m² の金電極を蒸着した測定用試 料を作製した。

【0078】図2に示す短絡熱刺激電流測定装置

((株) 東洋精機製作所製)により、金電極を負とし て、両電極間に1. 5 V / μ m の直流電圧を印加すると 同時に10度/分の昇温速度で測定試料を加熱した。そ の際に流れる熱刺激電流を微小電流計によりを測定し た。

【0079】結果を図3に示す。横軸は加熱温度

(°C)、縦軸は電流密度値(10⁻¹¹ A/cm²)で 30 あり、図中(A)は、参考例1の導電性メモリー層、

(B) は参考比較例2の導電性メモリー層を試料に用い た結果である。図3から明らかなように、参考例1にお ける導電性メモリー層は、明瞭なピーク状の波形が観測 され、トラップ電荷が存在していることがわかる。

【0080】以下、本発明のEL素子の実施例を説明す る。

【0081】 (実施例1) 導電性メモリー層を50nm の膜厚に成膜した以外は参考例1と同様にして導電性メ モリー層を積層した。この導電性メモリー層上に、正孔 40 に、実施例1と同様にして正孔輸送層、発光層を積層 輸送層としてボリビニルカルパゾール ((株)アナン 製、ツビコール210) 1重量部に対してクロロホルム 49重量部を加えて溶解させ、スピンナーを用いて乾燥 膜厚が50nmになるよう塗布した。

【0082】続いて、この正孔輸送層上に、発光層とし で下記構造のトリス(8キノリノレート)アルミニウム (Alq)を1×10⁻⁶ torrの真空度で5nm/ 秒の速度で蒸着し、60nmの膜厚に積層した。

[0083]

【化9】

さらに、発光層上、カソード電極として、MgAg(M g:Ag=10:1) を1×10⁻⁶ torrの真空度 で5nm/秒の速度、0.16cm² の面積で、100 nmの膜厚で積層し、本発明のEL素子を得た。

【0084】(実施例2)導電性メモリー層を50nm の膜厚に成膜した以外は参考例2と同様にして導電性メ モリー層を積層した。この導電性メモリー層上に、実施 例1と同様にして正孔輸送層、発光層を積層し、本発明 のEL素子を得た。

【0085】 (実施例3) 導電性メモリー層を50nm の膜厚に成膜した以外は参考例3と同様にして導電性メ モリー層を積層した。この導電性メモリー層上に、実施 例1と同様にして正孔輸送層、発光層を積層し、本発明 のEL素子を得た。

【0086】(比較例1)導電性メモリー層を50nm の膜厚に成膜した以外は参考例比較例1と同様にして導 **電性メモリー層を積層した。この導電性メモリー層上** し、本発明のEL素子を得た。

【0087】 (比較例2) 導電性メモリー層を50nm の膜厚に成膜した以外は参考比較例2と同様にして導電 性メモリー層を積層した。この導電性メモリー層上に、 実施例1と同様にして正孔輸送層、発光層を積層し、本 発明のEL素子を得た。

【0088】(比較例3)導電性メモリー層を50nm の膜厚に成膜した以外は参考比較例3と同様にして導電 性メモリー層を積層した。この導電性メモリー層上に、

50 実施例1と同様にして正孔輸送層、発光層を積層し、本

発明のEL素子を得た。

【0089】(比較例4)導電性メモリー層を50nm の膜厚に成膜した以外は参考比較例4と同様にして導電 性メモリー層を積層した。この導電性メモリー層上に、 実施例1と同様にして正孔輸送層、発光層を積層し、本 発明のEL素子を得た。

27

【0090】(比較例5)導電性メモリー層を設けない 以外は実施例1と同様にして導電性メモリー層を積層し た。この導電性メモリー層上に、実施例1と同様にして 正孔輸送層、発光層を積層し、本発明のEL素子を得 た。

【0091】(比較例6)導電性メモリー層を50nm の膜厚に成膜した以外は参考例4と同様にして導電性メ モリー層を積層した。この導電性メモリー層上に、実施 例1と同様にして正孔輸送層、発光層を積層し、本発明 のEL素子を得た。

【0092】 (発光特性の評価) 得られたEL素子の発 光特性を評価するために、図4に示す発光測定装置を構 成した。図中、1は、ガラス基板、2は、アノード電 極、3は、導電性メモリー層、4′は、正孔輸送層、 4"は、発光層、2'は、カソード電極、5は、ソース メータ(ケースレー社製2400)、6は、輝度計(ミ ノルタ社製BM-8)、7は、パソコンである。

【0093】この測定装置において、上記で作製したそ れぞれの有機EL素子のアノード電極を+、カソード電 極を一として、両電極間に直流電圧を印加し、このとき の発光輝度を輝度計で測定した。結果を表2に示した。 [0094]

【表2】

	試料	印加電圧(V)	発光輝度(cd/cm²)
	実施例1	10~15	200~400
	実施例2	12~20	150~300
	実施例3	10~15	400~600
10	比較例1	20以上	0~100
	比較例2	10~20	250~300
	比較例3	20以上	0~100
	比較例4	20以上	0~100
	比較例5	5~10	500~1000
	比較例6	10~15	150~250

(光による情報の書込み、消去) これらの試料に、キセ ノンランプを用いて、マスクを介して、4mmゥの円形 20 状のパターンで、白色光を1000luxの強度で10 秒間照射した後に、両電極間に直流電圧を0~20V印 加し、このときの発光パターンと発光輝度を輝度計で測 定した。結果を表3に示した。

[0095]

【表3】

試料	電圧 (V)	発光輝度 (cd/cm ²)	発光パターン
実施例1	8~10	100~200	円形 (4mmø)
実施例2	10~15	80~170	円形 (4mmø)
実施例3	5~8	200~300	円形 (4mmø)
比較例1	20以上	0~100	全面
比較例2	10~20	250~300	全面
比較例3	20以上	0~100	全面
比較例4	20以上	0~100	全面
比較例5	5~10	500~1000	全面
比較例6	10~15	150~250	円形 (4 mm ø) →全面

これより、実施例 $1 \sim 3$ では、予め露光しない場合より も、低い印加電圧で、露光した円形状のパターンに応じ 40 ず、周辺部のみ発光が得られた。 て、発光することがわかる。また、これより高い電圧で は、全面が発光した。比較例1~5では、予め露光した 円形状パターンに関係なく、全面が発光した。比較例6 は、電圧印加直後、露光した円形状のパターンに応じた 発光が観測できたが、徐々に発光パターンは消去され全 面が発光した。

【0096】 (熱による情報の書込み) 実施例1~3の 試料をキセノンランプを用いて、1000luxの白色 光を全面に10秒間照射した後、サーマルヘッドを用い **て、120℃の温度で、4mm**φの円形状のパターンを 50

書込み、電圧印加すると、円形状のパターンは発光せ

【0097】これを暗所に、3日間放置するか、全面を 120℃に加熱した後、電圧印加すると、円形状のパタ ーン発光はみられず、全面が発光し、メモリーが消去さ れた。

[0098]

【発明の効果】本発明のEL素子は、典型的には光また は熱により、発光するパターン情報を書込みあるいは消 去することかでき、電極のパターニングや駆動回路を用 いずに、情報を表示することが可能となる。

【0099】また、本発明のEL索子を用いたディスプ

レイは、duty比が優れており、負荷が少なく消費館 力が少ないにもかかわらず高輝度で安価かつ長寿命のも のとすることができる。


【図面の簡単な説明】


- 【図1】本発明のEL素子の一例の断面図である。
- 【図2】短絡熱刺激電流測定装置の説明図である。
- 【図3】熱刺激電流の測定結果を示すグラフである。
- 【図4】実施例における、EL素子の発光を測定する装置の説明図である。
- 【図5】実施例における印加電圧と輝度の関係を示すグ 10 ラフである。

【符号の説明】

- 1 ガラス基材
- 2 アノード電極
- 2' カソード電極
- 3 導電性メモリー層
- 4 有機EL層

- 20 電流計
- 21 電源
- 22 基板
- 22' 金電極
- 23 電極 (ITO)
- 24 導電性メモリー層
- 41 ガラス基板
- 42 アノード電極
- 42′ カソード電極
- 43 導電性メモリ層
- 44 有機EL層
- 45 正孔輸送層
- 46 発光層
- 47 ソースメータ (ケースレー社製2400)
- 48 パソコン
- 49 輝度計 (ミノルタ社製BM-8)





[図4]

